Aller au contenu Aller au menu Aller à la recherche

accès rapides, services personnalisés
Rechercher
FACULTÉ DE MÉDECINE
PIERRE ET MARIE CURIE
PDF

Architectures de traitements numériques embarquées

Résumé

Type de certification

  • Formation qualifiante

Thématique

  • Informatique

Composante(s)

Présentation

Code FC

  • E046

Objectifs

Être capable de mettre en œuvre des algorithmes de traitements numériques du signal sur des cibles de type processeur spécialisé (DSP), circuit reconfigurable (FPGA) et processeur reconfigurable (softcore).

Contenu

  • DSP
    • Architecture des processeurs DSP.
    • Développement d’applications en C/C++ pour des cibles DSP.
    • Profiling et techniques d’optimisations
    • Étude de cas : Le Blackfin 533.
  • FPGA
    • Langage de description matériel VHDL.
    • Conception d’architecture et implémentation sur cible FPGA.
    • Flot de conception FPGA.
    • Étude de cas : Carte NIOS 2 d’altéra.
  • Processeur configurable (soft core)
    • Synthèse et implémentation d’un processeur configurable sur une cible FPGA.
    • étude de cas : NIOS 2.
  • Analyses comparatives entres les différentes solutions.

Effectif minimal

  • 4

Public cible et prérequis

Public et prérequis

Ingénieurs ou techniciens supérieurs souhaitant maîtriser, concevoir ou programmer des architectures de traitements numériques embarquées.

Tarifs

Tarifs

Tarif : 1 800 €

Organisation/Calendrier

Organisation

50% de Travaux Pratiques.

Calendrier

Nous contacter

Durée

  • 4 jours consécutifs, à raison de 4h de cours le matin et 4h de TP l’après-midi.

Lieu(x)

  • Campus Jussieu

Contacts/Inscription

Responsable

  • Hachicha Khalil

Inscription

Pôle sciences - Audrey Vidal – 01 44 27 82 82
email : formation.continue@upmc.fr
Accueil : campus Jussieu - tour 14 - couloir 14/24 – 5e étage
4, place Jussieu - 75252 Paris cedex 05 - Métro Jussieu

Evaluation/Validation

Validation

  • Attestation de fin de formation